




Высокопроизводительные ЦСП 1967ВН028, 1967ВН034 и микросборки на их основе

Особенности ядра Lynx v3.0



- Внутренняя статическая память, работающая на частоте ядра
- Пиковая производительность 12 операций/такт (ПЗ одинарной точности)
- Обратная совместимость с ADSP-TS201 как по исполняемому коду, так и по работе со средой разработки VisualDSP
- 64-битная арифметика с плавающей точкой
- Байтовый доступ
- Операции упаковки данных в меньший формат
- Операция поиска MAXMIN с
- Минимальное изменение системной платы при миграции с TS201 на 1967BH028
- Отсутствие материалов Leed-free при производстве процессора
- Встроенный термодиод
- Питание 1В/2.5В. Тolerантность входов к 3.3В

Сравнение производительности ядер Lynx v3.0 и TS201S



Время расчета FFT на процессоре с частотой 450 МГц, мкс


Длина	1967BH028(р)	1967BH028(ст)	TS201
1K	14	21	21
8K	151	220	853
64K	1505	2174	8940

Особенности процессора 1967ВН028



- Частота работы ядра до 600 МГц
- Частота работы внешней шины до 100 МГц
- Внутренняя память 24Мбит (SRAM)
- Потребление менее 4 Вт (105 градусов, 450 МГц)
- Корпус BGA-576 (металлокерамический) 25x25 мм, шаг 1 мм
- Минимальное изменение системной платы при миграции с TS201 на 1967ВН028
- Отсутствие материалов Leed-free при производстве процессора
- Встроенный термодиод
- Питание 1В/2.5В. Тolerантность входов к 3.3В

2 процессорный кластер



4 процессорный кластер



20 процессорный кластер




Особенности процессора 1967ВН034




- Корпус CQFP-256 (металлокерамический, «Тестприбор»)
- Внутренняя память 12Мбит (SRAM)
- Частота работы ядра до 300МГц
- Частота работы внешней шины до 80МГц
- Кэш инструкций 32 кБайт, кэш данных 32 кБайт
- Внешняя шина 16/32 бита с возможностью подключения SDRAM, SRAM, NAND
- Широкие мультимедийные возможности (интерфейс к камере и LCD монитору)
- Управление и обмен данными с внешними устройствами (SPI, SSI, AC'97, ARINC, MANCHESTER, NAND, UART, I2C, PWM)
- Возможность прямого подключения высокоскоростных АЦП и ЦАП (LVDS интерфейс)
- Цифровые модуляторы с интегрированными интерполяторами и дециматорами
- Блок смесителя для обработки данных GPS/Глонасс
- Блок разбора потоковой информации (применим для декодирования H.264)
- Индивидуальное конфигурирование внешних выводов как GPIO

Структурная схема МСБ FlipChip




Внешний вид микросборки «FlipChip»



Микросборки «Flip-Chip» и
процессор 1967ВН028 (вид сверху)


Корпус CPGA -1024
Размер 42x42 мм, шаг 1.25 мм



Микросборки «Flip-Chip» и
процессор 1967ВН028 (вид снизу)

Структурная схема МСБ «Осведомленность»


Область применения – устройства приема и обработки сигналов систем связи, радиолокации, и управления




Внешний вид МСБ «Осведомленность»



Корпус CPGA-352
Размер 51x51 мм, шаг 1.25 мм




Структурная схема МСБ «Дуэт»



МШУ - MSA-0611(Avago)


Внешний вид МСБ «Дуэт»




BGA – 234 (многослойная
печатная плата)

Размер 65x65 мм, шаг 1.25
мм


Многоканальная система обработки данных




Многоканальная система обработки данных




Демонстрационная плата 1967BH028



Демонстрационная плата 1967ВН034 (ядро)



Демонстрационная плата 1967ВН034



- Кроссплатформенная среда – поддержка ОС Windows, Linux
- Ассемблер и компилятор C/C++
- Собственный программный комплекс для компиляции и генерации исполняемого машинного кода (tool chain)
- Платформа Eclipse
- Программный симулятор
- Аппаратный отладчик
- Поддержка отладки многопроцессорной системы
- Связь с Matlab для PIL (Process-In-Loop) симуляции и отладки алгоритмов
- Утилиты для формирования загрузочного образа и прошивки ПЗУ
- Набор программных библиотек
- Встроенная RTOS

Интегрированная среда разработки (вид)



Debug - simple_T/simple_T.asm - Milandr CodeMaster-Shark

File Edit Navigate Search Run Project Window Help

Quick Access Resource C/C++ Debug

Debug simple_T Debug [C/C++ Application]

gdb/mi (18.03.15, 16:42) (Suspended)

Thread [0] (Suspended)

1 main() ctestproj.c: 0x00000007

C:\Work\MCCARM\EDG\Eclipse\yu.angioscan\product\yu.angioscan.product\target\products\yu.angioscan.product\win32\win32\x86_64\workspace\simple_T\Debug\simple_T.dxe (18.03.15)

MainA.c simple_T.asm inita.c

// rds;; // clear SQSTAT[20] (GIE nesting flag) and PMASK, enabling all inter
//xr0 = retib;; // clear SQSTAT[20], enabling only interrupts with higher prio

start:

.ALIGN_CODE 4;

j0 = 0x0F;;
flagreg = j0;;
j1 = 0x00;; // error counter
j20 = START_PORT_BASE;;
[j20 + 0x00] = j1;;

//-----//
// Store ISR addresses into IVT
j2 = SW_EXCEPT_ISR;;
IVSW = j2;;

btben;;
//-----//

// Mask all interrupts
xr0 = 0x00;;
IMASKL = xr0;;

Variables

Breakpoints

Expressions

Registers

Modules

Outline Disassembly

Enter location here

Name	Value
tab_C_nC_xL	


00000000: XR0 = 0;;
00000001: INTCTL = XR0;;
00000002: ILATCLL = XR0;;
00000003: ILATCLH = XR0;;
00000004: J0 = 15;;
00000005: FLAGREG = J0;;
00000006: J1 = 0;;
00000007: J20 = 0x30000001;;
00000008: [J20 + 0] = J1;;
00000009: J2 = 0x118;;
0000000a: IVSW = J2;;
0000000b: BTB_EN;;
0000000c: XR0 = 0;;
0000000d: IMASKL = XR0;;
0000000e: IMASKH = XR0;;
0000000f: ILATCLL = XR0;;
00000010: ILATCLH = XR0;;
00000011: J8 = 0;;
00000012: J9 = 0;;
00000013: J10 = 0;;
00000014: J11 = 0;;
00000015: J12 = 0;;
00000016: J13 = 0;;

Console Tasks Problems

simple_T Debug [C/C++ Application] C:\Work\MCCARM\EDG\Eclipse\yu.angioscan\product\yu.angioscan.product\target\products\yu.angioscan.product\win32\win32\x86_64\workspace\simple_T\Debug\simple_T.dxe (18.03.15)

Writable Smart Insert 54 : 13

Аппаратный отладчик



РОССИЙСКИЕ МИКРОСХЕМЫ

ОТ ИДЕИ ДО ПРОМЫШЛЕННОГО ПРОИЗВОДСТВА



Группа компаний

МИЛАНДР

124498, г. Москва, Зеленоград, проезд 4806, дом 6

Телефон: +7 (495) 981-54-33

Факс: +7 (495) 981-54-36

<http://www.milandr.ru>

E-mail: info@milandr.ru

Интернет-форум службы тех. поддержки:

<http://forum.milandr.ru>

Техническая поддержка:

+7 (495) 981-54-33